

# 特許協力条約

PCT

特許性に関する国際予備報告 (特許協力条約第二章)

(法第12条、法施行規則第56条)

[PCT36条及びPCT規則70]

REC'D 11 AUG 2005

出願人又は代理人 の書類記号 PH-2228-PCT	今後の手続きについては、様式PCT/IPEA/416を参照すること。	
国際出願番号 PCT/J P 2004/010696	国際出願日 (日.月.年) 28.07.2004	優先日 (日.月.年) 28.07.2003
国際特許分類 (IPC) Int.Cl. <sup>7</sup> H01L29/78, 21/8247, 27/115, 29/788, 21/336		
出願人 (氏名又は名称) 独立行政法人科学技術振興機構		

- この報告書は、PCT35条に基づきこの国際予備審査機関で作成された国際予備審査報告である。  
法施行規則第57条 (PCT36条) の規定に従い送付する。
- この国際予備審査報告は、この表紙を含めて全部で 5 ページからなる。
- この報告には次の附属物件も添付されている。
  - ☒ 附属書類は全部で 5 ページである。
    - ☒ 補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関が認めた訂正を含む明細書、請求の範囲及び/又は図面の用紙 (PCT規則70.16及び実施細則第607号参照)
    - ☐ 第I欄4.及び補充欄に示したように、出願時における国際出願の開示の範囲を超えた補正を含むものとこの国際予備審査機関が認定した差替え用紙
  - ☐ 電子媒体は全部で \_\_\_\_\_ (電子媒体の種類、数を示す)。  
配列表に関する補充欄に示すように、コンピュータ読み取り可能な形式による配列表又は配列表に関連するデータを含む。(実施細則第802号参照)
- この国際予備審査報告は、次の内容を含む。
  - ☒ 第I欄 国際予備審査報告の基礎
  - ☐ 第II欄 優先権
  - ☒ 第III欄 新規性、進歩性又は産業上の利用可能性についての国際予備審査報告の不作成
  - ☐ 第IV欄 発明の単一性の欠如
  - ☒ 第V欄 PCT35条(2)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるための文献及び説明
  - ☐ 第VI欄 ある種の引用文献
  - ☐ 第VII欄 国際出願の不備
  - ☐ 第VIII欄 国際出願に対する意見

国際予備審査の請求書を受理した日 22.03.2005	国際予備審査報告を作成した日 01.08.2005	
名称及びあて先 日本国特許庁 (IPEA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 松嶋 秀忠	4M 9836
電話番号 03-3581-1101 内線 3462		

様式PCT/IPEA/409 (表紙) (2004年1月)

第I欄 報告の基礎

1. この国際予備審査報告は、下記に示す場合を除くほか、国際出願の言語を基礎とした。

☐ この報告は、                     語による翻訳文を基礎とした。  
それは、次の目的で提出された翻訳文の言語である。

- ☐ PCT規則12.3及び23.1(b)にいう国際調査
- ☐ PCT規則12.4にいう国際公開
- ☐ PCT規則55.2又は55.3にいう国際予備審査

2. この報告は下記の出願書類を基礎とした。(法第6条(PCT14条)の規定に基づく命令に応答するために提出された差替え用紙は、この報告において「出願時」とし、この報告に添付していない。)

☐ 出願時の国際出願書類

☒ 明細書

第 1-13 ページ、出願時に提出されたもの  
第                      ページ\*、                     付けで国際予備審査機関が受理したもの  
第                      ページ\*、                     付けで国際予備審査機関が受理したもの

☒ 請求の範囲

第                      項、出願時に提出されたもの  
第                      項\*、PCT19条の規定に基づき補正されたもの  
第 1, 2, 6-18 項\*、22, 03, 2005 付けで国際予備審査機関が受理したもの  
第                      項\*、                     付けで国際予備審査機関が受理したもの

☒ 図面

第 1-10 ページ/図、出願時に提出されたもの  
第                      ページ/図\*、                     付けで国際予備審査機関が受理したもの  
第                      ページ/図\*、                     付けで国際予備審査機関が受理したもの

☐ 配列表又は関連するテーブル

配列表に関する補充欄を参照すること。

3. ☒ 補正により、下記の書類が削除された。

☐ 明細書 第                      ページ  
☒ 請求の範囲 第 3-5 項  
☐ 図面 第                      ページ/図  
☐ 配列表 (具体的に記載すること)                       
☐ 配列表に関連するテーブル (具体的に記載すること)                     

4. ☐ この報告は、補充欄に示したように、この報告に添付されかつ以下に示した補正が出願時における開示の範囲を超えてされたものと認められるので、その補正がされなかったものとして作成した。(PCT規則70.2(c))

☐ 明細書 第                      ページ  
☐ 請求の範囲 第                      項  
☐ 図面 第                      ページ/図  
☐ 配列表 (具体的に記載すること)                       
☐ 配列表に関連するテーブル (具体的に記載すること)                     

\* 4. に該当する場合、その用紙に“superseded”と記入されることがある。

## 第Ⅲ欄 新規性、進歩性又は産業上の利用可能性についての見解の不作成

次に関して、当該請求の範囲に記載されている発明の新規性、進歩性又は産業上の利用可能性につき、次の理由により審査しない。

☐ 国際出願全体

☒ 請求の範囲 13-18

理由：

☐ この国際出願又は請求の範囲 \_\_\_\_\_ は、国際予備審査をすることを要しない次の事項を内容としている（具体的に記載すること）。

☐ 明細書、請求の範囲若しくは図面（次に示す部分）又は請求の範囲 \_\_\_\_\_ の記載が、不明確であるため、見解を示すことができない（具体的に記載すること）。

☐ 全部の請求の範囲又は請求の範囲 \_\_\_\_\_ が、明細書による十分な裏付けを欠くため、見解を示すことができない。

☒ 請求の範囲 13-18 \_\_\_\_\_ について、国際調査報告が作成されていない。

☐ ヌクレオチド又はアミノ酸の配列表が、実施細則の附属書C（塩基配列又はアミノ酸配列を含む明細書等の作成のためのガイドライン）に定める基準を、次の点で満たしていない。

書面による配列表が

☐ 提出されていない。  
☐ 所定の基準を満たしていない。

コンピュータ読み取り可能な形式による配列表が

☐ 提出されていない。  
☐ 所定の基準を満たしていない。

☐ コンピュータ読み取り可能な形式によるヌクレオチド又はアミノ酸の配列表に関連するテーブルが、実施細則の附属書Cの2に定める技術的な要件を、次の点で満たしていない。

☐ 提出されていない。  
☐ 所定の技術的な要件を満たしていない。

☐ 詳細については補充欄を参照すること。

## 第V欄 新規性、進歩性又は産業上の利用可能性についての法第12条(PCT35条(2))に定める見解、それを裏付ける文献及び説明

## 1. 見解

新規性(N)	請求の範囲 1, 2, 6-12	有
	請求の範囲	無
進歩性(I S)	請求の範囲	有
	請求の範囲 1, 2, 6-12	無
産業上の利用可能性(I A)	請求の範囲 1, 2, 6-12	有
	請求の範囲	無

## 2. 文献及び説明(PCT規則70.7)

文献1: JP 2000-150792 A(工業技術院長) 2000.05.30

文献2: James Kolodzey et al., Electrical Conduction and Dielectric Breakdown in Aluminum Oxide Insulators on Silicon, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 47, NO.1, JANUARY 2000, pp.121-128

文献3: JP 2001-94099 A(株式会社デンソー) 2001.04.06

文献4: N. Onojima et al., Heteroepitaxial Growth of Insulating AlN on 6H-SiC by MBE, Materials Science Forum Vols. 389-393(2002), pp.1457-1460

文献5: JP 10-510952 A(エービービー リサーチ リミテッド) 1998.10.20

文献6: JP 2002-246594 A(インターナショナル・ビジネス・マシーンズ・コーポレーション) 2002.08.30

文献7: FR 2707425 A1(THOMSON-CSF) 1995.01.13

請求の範囲 1, 2, 6, 8

請求の範囲 1, 2, 6, 8に係る発明は、文献1から進歩性を有さない。

文献1に開示されたAlN膜の膜厚を6nm以下とすることは、当業者が適宜なし得る設計的事項である。

請求の範囲 7, 11, 12

請求の範囲 7, 11, 12に係る発明は、文献1に記載された発明に文献2に記載された発明を組み合わせることにより、進歩性を有さない。

文献1に記載された発明におけるアルミニウム酸化膜の形成方法として、文献2に開示されたAlN層を酸化することにより形成する技術を採用することは、当業者が容易になし得るものである。

請求の範囲 9

請求の範囲 9に係る発明は、文献3に記載された発明に文献1に記載された発明を組み合わせることにより、進歩性を有さない。

文献3に記載された発明におけるトンネル絶縁膜材料として、文献1に開示されたAlN層を採用することは、当業者が容易になし得るものである。

## 補充欄

いずれかの欄の大きさが足りない場合

## 第 V 2. 欄の続き

## 請求の範囲 10

請求の範囲 10 に係る発明は、文献 1 に記載された発明に文献 4 に記載された発明を組み合わせることにより、進歩性を有さない。

文献 4 には、ゲート絶縁膜を形成する前に行う、SiC 表面構造の表面のステップ構造制御工程が開示されている。

## 請 求 の 範 囲

## 1. (補正後) SiC表面構造と、

該SiC表面構造に形成されたソース及びドレインと、

前記SiC表面構造に接して形成されAlとNとを含み厚さが1分子層以上であって6nm以下の界面制御層と、該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料により形成された絶縁層とを有する絶縁構造と、

該絶縁構造上に形成されたゲート電極と

を有する電界効果トランジスタ。

## 2. (補正後) SiC表面構造と、

該SiC表面構造に形成されたソース及びドレインと、

前記SiC表面構造に接して形成されAlNからなる厚さが1分子層以上であって6nm以下の界面制御層と、該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料により形成された絶縁層とを有する絶縁構造と、

該絶縁構造上に形成されたゲート電極と

を有する電界効果トランジスタ。

## 3. (削除)

## 4. (削除)

## 5. (削除)

6. (補正後) 前記絶縁層は、SiO<sub>2</sub>層とSi<sub>x</sub>N<sub>y</sub>層とAl<sub>2</sub>O<sub>3</sub>層とから成る群のうちから選択される少なくとも1の層を含むことを特徴とする請求の範囲第1項又は第2項に記載の電界効果トランジスタ。

7. (補正後) 前記絶縁層は、 $AlN$ と $Al$ と $Al_xN_y$ と $AlAs$ と $AlN_xAs_{1-x}$ とから成る群のうちから選択される少なくとも1つの材料の堆積層を酸化することにより形成された $Al_2O_3$ 層又は少量の $N$ 又は $As$ のうちの少なくとも一方を含む $Al_2O_3$ 層であることを特徴とする請求の範囲第1項又は第2項に記載の電界効果トランジスタ。

8. (補正後) 前記絶縁層は、複数の絶縁膜により形成された多層膜を有していることを特徴とする請求の範囲第1項又は第2項、第7項のいずれか1項に記載の電界効果トランジスタ。

9. (補正後)  $SiC$ 表面構造と、

該 $SiC$ 表面構造上に形成される構造であって、前記 $SiC$ 表面に接して形成され $Al$ と $N$ を含み厚さが1分子層以上であって6nm以下の界面制御層を含む第1の絶縁体障壁層と、金属又は半導体により形成された井戸層と、第2の絶縁体障壁層と、ゲート電極層と、を含むフローティングゲート構造と、

該フローティングゲート構造に隣接して前記 $SiC$ 表面構造に形成されるソース及びドレイン層と

を有する不揮発性記憶素子。

10. (補正後)  $SiC$ 表面構造を有する基板を準備する工程と、

該 $SiC$ 表面構造にソース及びドレインを形成する工程と、

前記 $SiC$ 表面構造の表面のステップ構造制御および清浄化する工程と、

前記 $SiC$ 表面構造に接して $Al$ と $N$ とを含み厚さが1分子層以上であって6nm以下の界面制御層を形成し、該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料による絶縁層を有する絶縁構造を形成する工程と、

該絶縁構造上にゲート電極を形成する工程と

を有する電界効果トランジスタの製造方法。

## 1 1. (追加) SiC表面構造と、

該SiC表面構造に形成されたソース及びドレインと、

前記SiC表面構造に接して形成されAlとNを含み厚さが1分子層以上の界面制御層と、該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料により形成された絶縁層とを有する絶縁構造であって、前記絶縁層は、AlNとAlとAl<sub>x</sub>N<sub>y</sub>とAlAsとAlN<sub>x</sub>As<sub>1-x</sub>とから成る群のうちから選択される少なくとも1つの材料の堆積層を酸化することにより形成されたAl<sub>2</sub>O<sub>3</sub>層又は少量のN又はAsのうちの少なくとも一方を含むAl<sub>2</sub>O<sub>3</sub>層である絶縁構造と、

該絶縁構造上に形成されたゲート電極と

を有する電界効果トランジスタ。

## 1 2. (追加) SiC表面構造と、

該SiC表面構造に形成されたソース及びドレインと、

前記SiC表面構造に接して形成されAlNからなる厚さが1分子層以上の界面制御層と、該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料により形成された絶縁層とを有する絶縁構造であって、前記絶縁層は、AlNとAlとAl<sub>x</sub>N<sub>y</sub>とAlAsとAlN<sub>x</sub>As<sub>1-x</sub>とから成る群のうちから選択される少なくとも1つの材料の堆積層を酸化することにより形成されたAl<sub>2</sub>O<sub>3</sub>層又は少量のN又はAsのうちの少なくとも一方を含むAl<sub>2</sub>O<sub>3</sub>層である絶縁構造と、

該絶縁構造上に形成されたゲート電極と

を有する電界効果トランジスタ。

1 3. (追加) 前記絶縁層として、界面制御層上に、Al<sub>2</sub>O<sub>3</sub>層、SiO<sub>2</sub>層の順で2層膜構造を有していることを特徴とする請求の範囲第1項又は第2項又は第6項のいずれか1項に記載の電界効果トランジスタ。

## 1 4. (追加) SiC表面構造と、

該SiC表面構造上に形成される構造であって、前記SiC表面に接して形成されAlNからなる厚さが1分子層以上であって6nm以下の界面制御層を含む第1の絶縁体障壁層と、III族窒化物半導体により形成された井戸層と、II



I族窒化物により形成された第2の絶縁体障壁層と、ゲート電極層と、を含むフローティングゲート構造と、

該フローティングゲート構造に隣接して前記SiC表面構造に形成されるソース及びドレイン層と  
を有する不揮発性記憶素子。

15. (追加) SiC表面構造と、

該SiC表面構造上に形成される構造であって、前記SiC表面に接して形成されAlNからなる厚さが1分子層以上であって6nm以下の界面制御層を含む第1の絶縁体障壁層と、GaとNを含む半導体により形成された井戸層と、AlとNを含む半導体により形成された第2の障壁層と、ゲート電極層と、を含むフローティングゲート構造と、

該フローティングゲート構造に隣接して前記SiC表面構造に形成されるソース及びドレイン層と  
を有する不揮発性記憶素子。

16. (追加) 前記絶縁層として、界面制御層上に、Al<sub>2</sub>O<sub>3</sub>層、SiO<sub>2</sub>層の順で2層膜構造を有していることを特徴とする請求の範囲第1項又は第2項又は第6項のいずれか1項に記載の電界効果トランジスタ。

17. (追加) SiC表面構造と、

該SiC表面構造上に形成される構造であって、前記SiC表面に接して形成されAlNからなる厚さが1分子層以上であって6nm以下のゲート電極層と、を含むフローティングゲート構造と、

該フローティングゲート構造に隣接して前記SiC表面構造に形成されるソース及びドレイン層と  
を有する不揮発性記憶素子。

18. (追加) SiC表面構造と、

該SiC表面構造上に形成される構造であって、前記SiC表面に接して形成されAlNからなる厚さが1分子層以上であって6nm以下の界面制御層を含む第1の障壁層と、GaとNを含む半導体により形成された井戸層と、AlとNを含む半導体により形成された第2の障壁層と、ゲート電極層と、を含むフローテ

ィングゲート構造と、

該フローティングゲート構造に隣接して前記 S i C 表面構造に形成されるソース及びドレイン層と  
を有する不揮発性記憶素子。